華為、半導体分野の新法則を発表 381種類のチップを量産と主張

華為(ファーウェイ)は「韜(τ)法則」を発表した。これは「幾何学的微細化」の代わりに「時間的微細化」を用いてチップ性能を向上させるもの。過去6年間で381種類のチップを量産したとし、2031年には1.4nm相当の密度を目指す。
techNQ 48/100出典:PR Times

📋 記事の処理履歴

  • 📰 発表: 2026年5月25日 12:24
  • 🔍 収集: 2026年5月25日 12:31(発表から7分後)
  • 🤖 AI分析完了: 2026年5月31日 20:38(収集から152時間6分後)
中央社記者張淑伶北京25日報道。中国の通信機器大手、華為(ファーウェイ)は本日、「韜(τ)法則」を正式に発表した。過去6年間、この法則に基づき381種類のチップを設計・量産したとしている。今年秋には、ロジック折り畳み技術を全面的に採用した新しい麒麟(Kirin)スマートフォン用チップを発表する予定である。人民日報によると、25日に上海で開催された「2026国際回路・システムシンポジウム」において、華為の取締役で半導体事業部総裁の何庭波氏が基調講演でこの法則を発表した。近年、半導体のムーアの法則は物理的な限界に直面しており、トランジスタの「幾何学的微細化」は鈍化している。「韜法則」は、「幾何学的微細化」の代わりに「時間的微細化」を提案し、時間定数(τ)を体系的に削減することを目標としている。ロジック折り畳みなどの革新技術を通じて信号伝播の遅延を圧縮し、トランジスタ密度を向上させ、半導体と電子システムの持続的な進化を実現する。報道によれば、これは中国が世界の半導体分野で初めて提示した産業発展の指針となる新原則である。この法則は、デバイス、回路、チップからシステムレベルに至るまでの多層的な協調最適化体系を構築している。2031年までに、この法則に基づくハイエンドチップのトランジスタ密度は、1.4nmプロセスと同等の水準に達する見込みである。

よくある質問

華為の半導体戦略は?

米国の制裁下で、独自の設計と製造技術の確立を目指しています。