AMD：「Venice」プロセッサをTSMCの2nmプロセスで量産、将来は米国工場にも拡大

（中央社記者 張建中 新竹21日電）米国の半導体メーカー、アドバンスト・マイクロ・デバイセズ（AMD）は本日、コードネーム「Venice」のEPYCプロセッサが、台湾でTSMCの2nmプロセス技術を用いて量産が開始されたこと、そして将来的にはTSMCの米国アリゾナ州のウェハ工場でも量産する計画であることを発表した。
AMDが本日発表したプレスリリースによると、会長兼CEOのリサ・スー氏は、TSMCの2nmプロセス技術でVeniceの量産を推進することは、次世代AIインフラの開発を加速させるための重要な一歩であると述べた。AIとエージェント型ワークロードが急速に拡大する中、顧客はイノベーションから量産までの時間を短縮できるプラットフォームを必要としている。TSMCとの深い協力関係は、AMDが現在の需要に見合った速度と規模で、最先端のコンピューティング技術を市場に投入することを支援している。
AMDは、台湾でのVeniceの量産、および将来的なTSMCアリゾナ工場での生産能力拡大計画は、AMDが地理的に多様な先進製造体制を継続的に強化していることを反映していると指摘した。次世代EPYCプロセッサの技術革新と世界的な先進生産能力を組み合わせることで、AMDは顧客がAIインフラを展開し、規模を拡大するための強固な基盤を拡大し続けている。
TSMCの会長兼総裁である魏哲家氏は、AMDとの緊密な協力関係は、次世代の高性能・AIコンピューティングの発展を推進する上で、最先端のプロセス技術と先進的な設計革新を組み合わせることの重要性を反映していると述べた。
AMDは、TSMCの2nmプロセス技術を、データセンター向け中央処理装置（CPU）のロードマップに含まれる第6世代EPYCプロセの「Verano」にも拡張し、業界をリードするワットあたり性能を実現する計画であると述べた。
AMDによると、VeranoはクラウドおよびAIコンピューティングのワークロードをサポートするために設計されており、EPYCプラットフォームを基盤に、LPDDRを含む先進的なメモリ革新技術を導入し、ますます電力に制約されるワークロードやアプリケーションで必要とされるCPU性能、帯域幅、エネルギー効率を提供する予定である。
AMDは、TSMCとの協力は、次世代CPU向けのTSMCの2nmプロセス技術から、TSMCのSoIC-XやCoWoS-Lといった先進パッケージング技術まで、現代のデータセンターコンピューティングの拡張に必要な主要技術を網羅していると述べた。