imecが台積電およびASMLと連携し、2D材料電トランジスタの開発を推進

（中央社記者 張建中 新竹16日電）ベルギーの微電子研究センター（imec）は本日、台積電およびエイセムエル（ASML）と共同で、IEEE JSAP超大規模集積回路（VLSI）技術および回路シンポジウムにおいて、2次元材料を用いたn型およびp型の電界効果トランジスタ（FET）向けの、革新的で堅牢かつスケーラブルな12インチウエハー統合技術のロードマップを発表しました。

imecが発表したプレスリリースによると、これは、50ナノメートルのゲートピッチを備えた小型化されたnFET（二硫化モリブデンをチャネル材料として使用）およびpFET（二硫化タングステンまたは二セレン化タングステン）を初めて実証した事例であり、良好な電流-電圧特性を達成しています。これは、2D材料トランジスタが実験室からファブリケーション（ファブ）へと移行する上での重要な進展を示しており、極めて微細なロジック素子やバックエンドプロセス、裏面配線への応用が期待されています。

台積電の技術研究副総経理兼技術長である曹敏氏は、「研究協力は半導体技術の革新を推進する上で重要な原動力です。『ラボからファブへ』という技術移行のリスクを低減し、進展を加速することで、革新的な発見、特に新しいチャネル材料を迅速かつ効果的に先進製造プロセスに統合し、最終的に最高水準のソリューションを提供できるようになります」と述べました。

ASMLは、2次元の遷移金属ダイカルコゲナイド（TMD）材料が、シリコンを越えてより小型で高性能なトランジスタを実現できると指摘しています。しかし、現時点では12インチウエハー工程で実証された2D材料チャネル素子は比較的大きく、より古いリソグラフィー技術が用いられています。

ASMLは、極端紫外光（EUV）リソグラフィーが提供する高い解像度により、チャネル長を28ナノメートルまで短縮したTMDトランジスタの製造に成功し、そのピッチは最先端のトランジスタノードと互換性を持つようになったと述べました。（編集：張均懋）1150616