Intel Foundry於VLSI研討會公布製程成果與未來創新細節

Intel Foundry於2026年VLSI研討會上，公布了其製程路線圖與長期創新投資的最新進展。公司宣布，Intel 18A系列首款效能強化版本Intel 18A-P已進入風險生產階段，此進展符合去年向客戶與合作夥伴所公布的時程規劃。

英特爾公司資深副總裁兼Intel Foundry總經理Naga Chandrasekaran表示：「VLSI上的最新資訊與發表，展現了Intel Foundry長期致力於為客戶與合作夥伴推動先進製程技術創新的承諾。這是一段漫長的旅程，我們的工作仍在持續進行中，但我們很高興能分享Intel 18A-P以及長期研發的進展。」

VLSI研討會公布的Intel 18A-P最新資訊

Intel Foundry透過整合電晶體、互連技術以及設計與製程的協同優化，在Intel 18A-P上實現了效能、功耗效率與設計優勢。於VLSI研討會中，Intel Foundry的技術團隊詳細說明了以下先進技術：

- 與Intel 18A相比，Intel 18A-P在相同功耗（iso-power）下提升9%效能，或在相同效能（iso-performance）下降低18%功耗，同時改善熱特性並提升設計彈性 - Intel 18A-P新增「Power Boost」電晶體選項，實現低電阻雙接觸結構，進而提升相同電容下的驅動電流與工作頻率 - 透過材料與設計雙方面的創新，將熱阻降低20%至40% - 經由形狀與材料最佳化，將層間垂直連接（通孔電阻）改善10%至30% - 利用應變工程提升PMOS載子遷移率，優化電晶體內電流流動效率 - 提供針對低功耗與高效能應用的新型電晶體選項 - 在ULVT與LVT之間新增第五組邏輯Vt配對選項，讓設計者可微調速度與功耗的平衡 - Intel 18A-P與Intel 18A完全設計規則相容，可輕鬆重用既有IP與設計流程 - Intel 18A-P與Intel 18A相同，提供兩種單元高度（180nm與160nm）以及50nm接觸式多晶矽間距

VLSI研討會其他發表更新

去年，Intel Foundry已透過Intel 18A製程推出環繞式閘極（GAA）電晶體與背面供電（BSPD）技術。本週，公司技術團隊探討了這些技術如何提升未來邏輯設計的效能、功耗效率與微縮能力。

於VLSI研討會的主題演講中，Intel Foundry副總裁兼院士Eric Karl量化了背面供電與GAA電晶體的優勢。Karl指出，透過減少11%的佈線面積與10倍的動態電壓降，相較於傳統表面互連技術，可實現最高6%的頻率提升，或降低15%以上的動態功耗。

Intel Foundry矽與平台工程部門的Manju Shamanna發表了採用GAA與背面供電製程所製造的CPU核心實際晶片量測結果。其研究顯示，在低電壓（約0.5V）下頻率提升約30%，驗證了更強大的低電壓頻率擴展能力，同時因IR壓降（電壓降）降低，實現更高效的運作。

VLSI研討會展示的未來創新

Intel Foundry亦公布多項針對未來矽微縮關鍵領域的長期研究最新進展：

- CFET（互補式電晶體）：英特爾在45nm閘極間距下，成功展示垂直堆疊NMOS與PMOS元件的單片CFET反相器。此垂直堆疊架構為超越GAA電晶體的邏輯微縮開闢道路 - 電源管理用「氮化鎵（GaN）+ 矽（Si）」整合：英特爾於300mm晶圓上，成功將GaN功率元件與包含約1,000個閘極數位控制電路的矽基邏輯整合於單一晶片。此技術可在不增加系統複雜度的情況下，於同一製程中實現高效率大規模數位控制與高效能功率元件的共存 - 減成式銠互連：英特爾展示整合氣隙的減成式銠互連技術。相較於傳統銅互連，可實現最高約35%的電容降低與可測量的頻率提升。隨著互連技術持續微縮，此為改善電阻-電容（RC）微縮的有效途徑